I contenuti di questa pagina costituiscono rielaborazioni personali del Publisher matrix0909 di informazioni apprese con la frequenza delle lezioni di Reti logiche e studio autonomo di eventuali...
Facile da tradurre in un algoritmo. Il numero di variabili trattare è teoricamente illimitato. Facile da estendere al caso di funzioni a più di una uscita.
Descrizione: La somma tra numeri binari e' effettuata da reti logiche denominate half adder e full adder. Tali reti operano su parole ad 1 bit. Interconnettendo tra loro piu? reti si ottengono circuiti logici in grado di operare con parole ad n bit.
Le mappe di Karnaugh e le forme irridondanti rappresentano uno strumento per la minimizzazione del costo di realizzazione dei circuiti logici che realizzano funzioni booleane.
Mi sono imbattuto in alcuni esercizi di algebra booleana: si tratta di minimizzare delle funzioni logiche attraverso l'uso dei teoremi tra i quali De Morgan. Questo esercizio non riesco a farmelo venire spero riusciate ad aiutarmi voi.
Utilizzando le propriet a e i teoremi dell?algebra di Boole semplificare l?espressione di F indicando le singole operazioni svolte e il nome oppure l?espressione della propriet a o del teorema utilizzato. (Ad esempio Propriet`a Associativa oppure (AB)C=A (BC))
6. Utilizzando solo porte NOT AND e OR disegnare una ALU a 1 bit che riceve in ingresso due variabili logiche X e Y e due linee di controllo c0 e c1 e restituisce in uscita le funzioni logiche:
Si disegni il circuito logico corrispondente alla seguente funzione Booleana (senza semplificarla) e si determini il tempo di propagazione nell?ipotesi che ciascuna porta logica abbia un ritardo di 2 ns.